

1/1

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-168694

(43) Date of publication of application: 16.06.1992

(51)Int.CI.

G11C 11/417

(21)Application number : 02-296364

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

31.10.1990


(72)Inventor: KOKUBO NOBUYUKI

## (54) SEMICONDUCTOR STORAGE DEVICE

## (57)Abstract:

PURPOSE: To lower the lower limit of the power-supply voltage operations of the title storage device so as to enlarge the operational margin of the device by using P-channel transistors as the access gate transistors and bit-line load transistors for memory cells.

CONSTITUTION: Bit-line load transistors Q5 and Q6 and access gate transistors Q3 and Q4 are respectively constituted of P-channel transistors and inverter transistors Q1 and Q2 are respectively constituted of N-channel transistors. As a result, a bistable state can be maintained and data reading out and writing become possible even when the power supply voltage drops to 3V. Therefore, a semiconductor storage device which can have a sufficient operational margin even when the power supply voltage drops to 3V can be obtained.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against

## 19 日本国特許庁(JP)

⑪特許出願公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 平4-168694

⑤Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)6月16日

G 11 C 11/417

7323-5L G 11 C 11/34

305

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

半導体記憶装置

②特 願 平2-296364

20世 願 平2(1990)10月31日

**@発明者 小久保** 

信幸

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

勿出 願 人

三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄

外2名

明報書

1. 発明の名称

半導体記憶装置

#### 2. 特許請求の範囲

半導体 基板上に作製された記憶装置の記憶の最少単位 1 ピットを 6 つの 素子で構成し、ピット線負荷トランジスタおよびアクセスゲートトランジスタを P チャネルトランジスタ。 インバータトランジスタを n チャネル型トランジスタとしたことを特徴とする半導体記憶装置。

## 3. 発明の詳細な説明

#### 〔産業上の利用分野〕

この発明は半導体記憶装置、特に随時読み出し書き込み可能なデータをリフレッシュする必要のない記憶装置スタティックRAMの電源電圧動作マージンに関するものである。

## (従来の技術)

第3図は従来の半導体記憶装置のメモリセルとその周辺回路を示す回路図で、図において、(1)~(3)はメモリセル、(4)(5)はビット線、(6)~(8)はワー

ド線、(9) はカラムデコード信号、 60 はセンス回路、Q 1. Q 2. はインバータトランジスタ、 Q 2. Q 2. はアクセスゲートトランジスタ、 Q 2. Q 2. はピット 線負荷トランジスタ、 Q 2. はカラムデコード スイッチトランジスタ、 R 1. R 2. は抵抗素子である。

従来の半導体記憶装置では、第3図におけるメモリセル(1)のようにメモリセルを6番子で構成しており、nチャネルトランジスタ2素子で双安業子を形成し、その負荷素子として抵抗素子やトランジスタを使用し、メモリセルとピット線とをつなぐアクセスゲートをnチャネルトランジスタで構成していた。

従来の半導体記憶装置のメモリセルの動作を第3 図を用いて説明する。ワード線1 (6) を V c c ワード線 2 (7)、ワード線3 (8)、カラムデコード信号(9)を O V とした時、インバータトランジスタ Q c のゲート電圧)に対するインバータトランジスタ Q c のドレイン電圧 V 2 の特性は第4 図の(3) 線の

## 特開平4-168694 (2)

## (発明が解決しようとする課題)

#### (建炼例)

以下、この発明の一実施例を図について説明する。 第 1 図において、(i) ~ (3) はメモリセル、 (4) (6) はピット線、 (6) ~ (8) はワード線、 (9) はカラムデコード信号、 (0) はセンス回路、 Q。 はインバータトランジスタ、 Q。 はピット線負荷トランジスタ、Q、 Q。 はカラムデコードスイッチトランジスタ、R、 R。 は抵抗素子である。

即ち、前記従来のものにおける改良点はアクセスゲートトランジスタQ。 Q。 とピット線負荷トランジスタQ。 な P チャネル型トランジスタを使用した点である。

次に第1図を用いて動作について説明する。 前記世来のものと異なり、アクセスケートトランジスタ Q。 Q。 をPチャネルトランジスタで構成したので、ワード線選択の方式はロVのワード線が選択である。

第1図においてワード線 1 (6)をOV, ワード線

この発明は上記のような問題点を解消するためになされたもので、電源電圧が3 V 以下でも充分な動作マージンを持った半導体記憶装置を得ることを目的とする。

## (課題を解決するための手段)

この発明に係る半導体記憶装置は、ヒット線負-何トランジスタ Q。 Q。 とアクセスケートトランジスタ Q。 Q。 とアクセスケートトランジスタ Q。 Q。 を n チャネル型トランジスタで構成したものである。

#### (作用)

この発明における半導体記憶装置は、ビット線 負荷トランクとアクセスゲートトランジスタ シスタトカンジスタンパークをロチャネル型トランジスタとしたののマンタをロチャネル型トランジスタとは正がVcc 第4図a線のV1=0Vの時のV1の程圧がVcc なり、電源で圧を3V以時のK1の在圧がVcc なり、電源で圧を3V以時のK1のを圧がなる。

#### (発明の効果)

以上のようにこの発明によれば、メモリセルのアクセスゲートトランジスタ及びピット線負荷トランジスタをPチャネル型トランジスタを用いたので、半導体記憶装置の電源電圧動作下限が3V以下に下がり、大きな動作マージンを得られるという効果がある。

## 特閒平4-168694 (3)


なお、各図中、同一符号は同一または相当部分


### 4. 図面の簡単な説明

第1図はこの発明の一実施例である半導体記憶 装置のメモリセル及びその周辺回路の回路図、第 2 図は第1図のメモリセルの動作状態での記憶ノ - ド V 1 . V 2 の電圧特性を示す曲線図、第 3 図 は従来の半導体記憶装置のメモリセル及びその周 辺回路の回路図、第4図は第3図のメモリセルの 動作状態での記憶ノードV1、V2の電圧特性を 示す曲線図、第5図は第3図のメモリセルの動作 状態での記憶ノードV1、V2の電圧特性の不及り

図において、(1)はメモリセル1、(2)はメモリセ ル2、(3) はメモリセル3、(4) はピッ線、(5) はビッ ト線、(6)はワード線1、(7)はワード線(2)、(8)はワ - ド線 3 、 (9) はカラムデコード信号、 COI はセンス 回路を示す。また、Q,Q。はインバータトラン はカラムデコードスイッチトランジスタ、 R . は抵抗素子を示す。


代理人






# 特開平4-168694 (4)

第 4 図



第5図



新 3 **国** 10

> Œ 杏 (自発)

特許庁長官殿



2. 発明の名称

半導体配值英量

3. 補正をする者

事件との関係

特許出願人

住 所 名 称

東京都千代田区丸の内二丁目2番3号 (601) 三菱電機株式会社

代表者 志 岐 守 哉

4.代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名

(7375) 弁理士 大 岩 増 雄気電

<del>(連絡光03(213)3421特許部)</del> (連絡先 03(3213)3421特許部)



補正の対象

明細書の発明の詳細な説明の欄、及び図面。

明細書第8頁第6行の

「V:=V。。-V+b であり、」を

「Vs-Voc-Vth であり、」と訂正する。

明細書第8頁第6行の

「Vi=Voc-V+h である。」を

「Vl=Vee-Veh である。」と訂正する。

(3) 明細書第8頁第10行の

「V+」」を「Vtb」と訂正する。

明細書第6頁第10行の

「V二羽OVの時、」を「Vs= O, Vの時、」 と打正する。

- 図面中第1図を別紙のとおり訂正する。
- 凶面中無 8 図を別紙のとおり訂正する。
- 旅付書類の目録
  - 打正図面(第1図。第8図)

1 通

以上

# 特閒平4-168694 (5)

